Forum: Mikrocontroller und Digitale Elektronik Schaltplan richtig zeichnen

Sebastian W. schrieb:
> Anbei mein derzeitiges Resultat. Die vorherige Version war wirklich
> recht konfus.
> Was könnte euer Meinung nach noch verbessert werden?

Immerhin zeichnest du eitgehend Leiterbahnen und machst das ganze nicht 
zu einem Wortsuchspiel mit Labels die eigentlich nur zum Übergang auf 
ein anderes Zeichenblatt gedacht sind. Nur D12_MISO und D13_SCLK, 
D11_MOSI sind rausgerupft.

Noch gehen Leiterbahnlinien durch Bauteilbeschriftungen, dort solltest 
du entzerren mit mehr Platz.

Sebastian R. schrieb:
> Die Leitungen zwischen den DRVs und dem uC könnten zum Beispiel in Busse
> wandern, dann liegt dazwischen jeweils nur eine dicke Leitung.

Was weniger Arbeit macht aber natürlich die Übersicht ruiniert. Die 
schön mit einem Abstand zu den anderen gruppierten 
'Leitungsbündel-Busse' sind klar übersichtlicher.

Chaos auf dem Paper! Aber schon minimal besser als der erste Plan.

Beispiel: L1 und Umfeld

Lediglich nur ein Benutzer schrieb:
> Chaos auf dem Paper! Aber schon minimal besser als der erste Plan.
>
> Beispiel: L1 und Umfeld

Sebastian R. schrieb:
> Nun würde mich einfach mal interessieren, weshalb du der Ansicht bist,
> dass Busse die Übersicht ruinieren

Busse sind nicht viel besser als Labels, man muss übetall (immerhin nun 
nur am Bus und nicht dem ganzen Schaltplan) suchen, wo nun z.B. IRQ 
wieder auftritt, um zu erfahren, ob man alle Interrupt-Anschlüsse 
erwischt hat. Es reicht nicht, zu sehen dass der IRQ der rein geht 
irgendwo wieder raus kommt, der kann noch an x weiteren Stellen 
herauskommen. Bei Leiterbahnen (aka einzelnen Linien mit schönen Punkten 
auf Verzweigungen) ist klar, wo es noch weiter geht und noch was zu 
erwarten ist, bzw. überprüft werden muss, verdrahtet werden muss..

Sebastian R. schrieb:
> könnten zum Beispiel in Busse wandern, dann liegt dazwischen jeweils nur
> eine dicke Leitung.

Gibt es eigentlich Programme, die Busse unterstützen? Früher waren das 
in protel nur grafische Elemente ohne jede Funktion, höchstens für vhdl.

Dann lieber prägnante Netlabel, die einer Seite entsprechen: entweder 
dem uC (dann sieht man am Device, wie die Verbindung ist) oder der 
Gegenstelle.

In Schaltplänen vermeide ich Leitungskreuzungen mit Verbindung. 
Stattdessen zeichne ich eine T Verbindung nach unten und leicht versetzt 
eine T Verbindung nach oben. Ein T nach links und ein T nach rechts geht 
auch. Das schaltet zwei Fehlerquellen aus: Ein vergessener Knödel 
verändert nicht die Schaltung. Und Knödel die auf Kopien oder 
Screenshots zu klein werden und nicht mehr oder nciht mehr gut 
abgebildet werden, richten keinen Schaden an.

Für manche eine Stilfrage, für mich zwingend.

Falk B. schrieb:
> Siehe Anhang, so in etwa.

Gibt es eigentlich einem Grund, warum Gnd hochkannt geschrieben wird, 
wenn es waagerecht abgeschlossen wird? IC1 Pin 3 finde ich normal, Pin 8 
irgendwie ungewöhnlich.

Miso und Mosi kann man auch entzerren.

Falk B. schrieb:
> Siehe Anhang, so in etwa.

Ja, besser, aber auch da sehe ich noch einiges an Potential.
Hauptproblem ist das zu kleine Blatt für die Schaltung.
Dann missfällt mir an manchen Stellen die Orientierung von Bauteilen, 
z.B. R3 am Reset, dann C12 (schön neben C1 legen), C15, R5; Q3 sollte 
man vertikal spiegeln; der ISP-Stecker nach oben rechts auf dem Blatt, 
so dass deutlich weniger Leitungen sich kreuzen; den MCP2515 höher 
setzen, um zu viele Knicke zu vermeiden (speziell auch die Anschlüsse an 
/RST und /CS sind besser und verständlicher legbar), vielleicht sogar 
den SPI-Bus als Bus zeichnen; viele vertikal liegende Verbindungen sind 
zu eng beieinander, obwohl Platz da wäre (z.B. zwischen IC2 und JP1). 
Dann: Powersymbole nach oben zeigen lassen, GND-Symbole nach unten.
Auch die Leitungen AINx und BINx sowie einige Kontrollsignale zu IC2 und 
IC8 würden als Bus ausgeführt für mehr Übersicht sorgen.

Ich muss natürlich zugeben, dass die vorgefertigten Symbole teilweise 
schlecht aufgeteilt sind. Auf die hattest du keinen Einfluss nehmen 
können. Ich versuche beim Zeichnen von Symbolen z.B. die Versorgungspins 
so anzuordnen, dass man auch direkt den Entkoppel-C davor setzen kann, 
ohne große Winkel in den Leitungen.

Falk B. schrieb:
> Siehe Anhang, so in etwa.

Ja, besser, aber auch da sehe ich noch einiges an Potential.
Hauptproblem ist das zu kleine Blatt für die Schaltung.
Dann missfällt mir an manchen Stellen die Orientierung von Bauteilen, 
z.B. R3 am Reset, dann C12 (schön neben C1 legen), C15, R5; Q3 sollte 
man vertikal spiegeln; der ISP-Stecker nach oben rechts auf dem Blatt, 
so dass deutlich weniger Leitungen sich kreuzen; den MCP2515 höher 
setzen, um zu viele Knicke zu vermeiden (speziell auch die Anschlüsse an 
/RST und /CS sind besser und verständlicher legbar), vielleicht sogar 
den SPI-Bus als Bus zeichnen; viele vertikal liegende Verbindungen sind 
zu eng beieinander, obwohl Platz da wäre (z.B. zwischen IC2 und JP1). 
Dann: Powersymbole nach oben zeigen lassen, GND-Symbole nach unten.
Auch die Leitungen AINx und BINx sowie einige Kontrollsignale zu IC2 und 
IC8 würden als Bus ausgeführt für mehr Übersicht sorgen.

Ich muss natürlich zugeben, dass die vorgefertigten Symbole teilweise 
schlecht aufgeteilt sind. Auf die hattest du keinen Einfluss nehmen 
können. Ich versuche beim Zeichnen von Symbolen z.B. die Versorgungspins 
so anzuordnen, dass man auch direkt den Entkoppel-C davor setzen kann, 
ohne große Winkel in den Leitungen.

Ich wollte nicht nur kritisieren, deshalb habe ich mir die Mühe gemacht, 
das mal umzuzeichnen - ist halt meine Variante und noch immer nicht 
perfekt. Nur um JP1 habe ich nichts gemacht - Falks Variante ist hier 
sehr gut.

Linkes Drittel ist gut, rechts davon geht es noch besser!

Taz G. schrieb:
> Ich hab's mal mit Altium ungefähr optisch in meine Richtung gebracht.
> Design ist Geschmackssache von daher muss jeder selbst entscheiden
> Wortsuchspiel oder Linienlabyrinth.

Das ist die Art und Weise wie ich Schaltungen gar nicht mag. Die 
Stromversorgung als eigener Block, OK. Den Rest? Nein, da ist genug 
Platz auf dem Papier um alles zu verbinden, und zwar ziemlich sauber.

Alles im Bezug auf die Version
Beitrag "Re: Schaltplan richtig zeichnen"
https://www.mikrocontroller.net/attachment/493649/can_g1251_v02_12f.png:

Leider hat der OP die Angewohnheit Bauteile vertikal irgendwo 
reinzuquetchen, die sich horizontal gezeichnet sauber gruppieren ließen 
(C3, C4, C7, C8, C9, C10). Andererseitss C2 würde ich rechts von C18, C9 
auf gleicher Höhe und gleicher Ausrichtung positionieren statt da drüber 
reinzuquetschen.

Dann hat er die Angewohnheit Leitungen früh zu kreuzen (Bsp. D4_BL1, 
D5_BL2, ... beim Übergang von der Horizontalen in die Vertikale) ohne 
das ihm die Kreuzerei etwas bringt. Beim Anschluss an die DRV883 muss er 
sowieso mit Stichleitungen quer über andere Leitungen. Da kann man die 
Leitungen auch geordnet runter ziehen.

Allgemein hat er kein Auge (oder keine Lust, denn es fehlt allgemein an 
Sorgfalt) Kreuzungen zu vermeiden. Bsp. ist es offensichtlich dass, wenn 
man C9 nach links auf die andere Seite der +9VBUF Leitung verschiebt, 
man wieder eine Kreuzung weniger hat. Wie kann man das übersehen? Oder 
was soll es den GND vom ISP1 Pin6 noch mal über eine andere Leitung zu 
zeichnen?  Die Leitung von ISP1 Pin4 MOSI bekäme man auch ohne Kreuzung 
locker um die +5V Leitung rum. Warum also durch zeichnen?

Und weiter, verschiebt man die vertikalen Leitungen A3_VSENSE3, D9EXTOFF 
nach rechts und die vertikalen Leitungen D1_MOSI, D12_MISO, D13_SCLK im 
Gegenzug nach links und schon ist man sechs Kreuzungen rechts von ISP1 
auf einmal los (dafür kommen oben drei hinzu, macht immer noch ein 
Gewinn von drei Kreuzungen).

Ähnlich JP1, die GND-Leitungen. Näher an den Stecker ran schieben und 
dazu die anderen Leitungen, die momentan vertikal durch die 
GND-Leitungen gehen, horizontal raus zeichnen und erst nach der 
GND-Leitung nach oben weg. Schon sieht das ordentlicher aus. Einfach 
mehr GND-Symbole zu nehmen wurde ja schon vorgeschlagen.

Man könnte auch die Reihenfolge der beiden DRV883 vertauschen. Das 
müsste ebenfalls ein paar Kreuzungen weniger geben, z.B. für D1, D3, D4.

Da ist noch viel Verbbesserungspotential bevor man drüber nachdenken 
muss die Zeichnung in ein Block-Puzzle zu zerlegen.

Taz G. schrieb:
> Und ich mag keine Linienlabyrinthe, erinnern mich an Kinderrätselhefte
> wo man mit dem Finger die Linien abfahren muss.
> Ich hab's mal mit Altium ungefähr optisch in meine Richtung gebracht.

Ob ich jetzt ein Linien- oder Wortsuchspiel mache, bleibt sich fast 
gleich - nein, ich finde es sogar schlechter, dann lieber die Netzliste 
in ASCII! So weiß man nicht, ob ein Ausgang an nur einen Eingang oder an 
mehrere angeschlossen ist - nur nach intensivster Suche. Mit Linien sehe 
ich immerhin, dass Abzweige da sind und das sehe ich auch in der 
Netzliste!
Gut, mit ein paar wenigen Signalen (Reset, SDA, SCL wären so Kandidaten) 
kann man das machen, jedoch nicht mit allen. Die kann man dann leicht 
wiederfinden.
Es mag sein, dass es für dich ok ist, wenn du deine eigenen Schaltpläne 
später wieder lesen musst. Für einen Dritten, der kaum was über die 
Schaltung weiß, sie zum ersten Mal sieht weil er z.B. zum Review 
aufgefordert wird, ist es unbrauchbar. Es ist natürlich genau so 
unbrauchbar, wenn Leitungen quasi wild durcheinander gezeichnet werden.

Deine Variante hat wenige Vorteile (platzsparend), aber viele Nachteile.
Wenn schon mit Net-Labels, dann kann man die auch mehrfach (am Anfang 
und am Ende!) an eine Leitung machen und diese trotzdem zeichnen. Dann 
gibt die Leitung grob die Richtung vor und der Name bestätigt dann, dass 
man am richtigen Ende gelandet ist.

Eine bessere Variante ist, wenn man schon so aufteilen möchte, dies nach 
Funktionsgruppen zu tun, nicht nach ICs! Dazu muss man aber die 
Möglichkeit haben, ICs in mehrere Teilsymbole individuell aufteilen zu 
können - manche evtl. nur mit einem Pin! Und das ist leider der 
schwierigste und aufwändigste Teil und nicht alle CAE-Tools geben hier 
genügend Unterstützung (oft auch nicht in Firmen die CAE-Philosophie).

Da gibt es dann eine Ecke POWER, das ist wie bei dir, jedoch sind 
zusätzlich die Poweranschlüsse aller ICs, Steckverbinder etc. enthalten 
einschließlich der Blockkondensatoren. Natürlich nicht mit PUs, PDs oder 
IOs, die an VCC oder GND liegen.
Eine andere Gruppe könnte 'Kommmunikation' heißen mit CAN, UART, SPI und 
I2C. Weil es so schön passt, auch den Programmierstecker und Reset. 
Evtl. sogar in dem Beispiel I2C in einem eigenen Block.
Dann eine Gruppe mit den Treibern, die nicht nur die beiden ICs, sondern 
auch die dazugehörigen µC-Anschlüsse enthalten.
Auch den/die Steckverbinder sollte man aufteilen in Einzelpins, die 
genau da vorkommen, wo man sie braucht. Es ist absolut nicht wichtig, 
dass die Pins in ihrer Layoutreihenfolge nebeneinander liegen. Alles, 
was zum Motor geht, gehört in die Gruppe Treiber, die CAN-/UART/I2C-Pins 
in die Gruppe Kommunikation, so wie die Stromversorgungspins in der 
Gruppe Power zu finden sein sollten.
Dann kann man auch ein zweites oder drittes Sheet aufmachen ohne dass 
man dazwischen Querverbindungen braucht.

So wird der Plan sehr viel verständliche und funktional übersichtlicher.

Sebastian W. schrieb:
> Sorry, falsche Version. Hier die Letzte ...
>
> LG, Sebastian

Glaub ich nicht! Da gibt es noch viel Potential.

Taz G. schrieb:
> Bei ICs oder Modulen
> mit hunderten Pins markiere ich die Datenbusse/Signale farblich (siehe
> Anhang).

Gefällt mir. Solange man es nicht drucken muss sorgt das für 
Übersichtlichkeit.

Taz G. schrieb:
> Wie gesagt, mein Vorschlag halte ich nicht für besser, sollte nur eine
> Anregung sein.
Ich wollte deine Variante auch nicht schlecht reden, nur aufzeigen, 
welche Nachteile und Fallen vorhanden sein können.

Gut, mit der farblichen Markierung nimmst du schon einiges an der Suche 
nach den Gegenstücken heraus. Aber du hast selbst gemerkt, dass genau 
die Suche nach den Netznamen zusätzliche Unterstützung benötigt. 
Schwierig wird es halt, wenn der Plan größer ist und man mehrere Blätter 
benötigt.
Diese Farbmarkierungen haben ja fast die Funktion, die ein gezeichneter 
Bus auch hat. Nur: mit deiner Variante kannst du sehr komprimiert 
zeichnen. Ich persönlich finde es übersichtlicher, wenn man dann lieber 
mehrere Schaltplanblätter spendiert und die Teile etwas luftiger 
anordnet.
Es wird nicht die perfekte Lösung geben. Aber es gibt gute, bessere 
und auch (sehr) schlechte.

Ich hatte auch erwähnt, dass es einen Unterschied macht, ob man für sich 
selber den Plan lesbar hält oder ob Dritte (wie hier die im Forum zur 
Begutachtung geposteten Pläne) diese lesen und verstehen müssen, um 
evtl. vorhandene Fehler zu finden.
Ich kenne deine Art recht gut, ich kenne auch einige andere Varianten - 
es gibt auch sehr schlimme!
Deine erwähnte Variante mit Mischung aus beiden dürfte ein ganz guter 
Kompromiss sein.

Meine beschriebene Methode (auch hier mal erläutert in einigen Beiträgen 
von mir): Beitrag "Hardware-Designtipps des Monats: Der Schaltplan") hat 
bei großen Designs Vorteile bez. der Übersicht, aber den großen 
Nachteil, dass man die Unterstützung des CAE-Systems benötigt, weil man 
die Symbole aufteilen muss und das im nächsten Projekt u.U. in andere 
Teile. Und man muss umdenken: das Sheet enthält nicht ICs mit 
Verbindungen nach außen, zu anderen Blätter, sondern es enthält die 
Leitungen von der Quelle (z.B. einem Teil eines ICs) zur Senke (einem 
Teil eines anderen ICs).
Dass es auch mit Eagle machbar ist, zeigen z.B. die Gatterbausteine, da 
ist jedes Gatter einzeln platzierbar und die Stromversorgung nochmals 
ein eigenes Teilsymbol. Gerade die Powerpins sind in vielen 
vorgefertigten Symbolen einfach nur schlecht gewählt: weil z.B. der µC 
in der Darstellung wie auf dem Layout aussieht, sind diese irgendwo 
mitten im Symbol verteilt. Und Portspins an µCs sind nicht nebeneinander 
liegend, sondern eben so, wie sie am Bauteil vorkommen - nach 
aufsteigenden Pinnummern. Dann hat der Schaltplanzeichner eben das 
Nachsehen.

Oft wäre es schon toll, wenn man im Schaltplan auch die Symbole 
editieren könnte: neue Pinreihenfolge, andere Pinabstände, durch 
Selektieren einiger Pins automatisch ein Subsymbol erstellen usw. So was 
würde ich mir wünschen ... 😀

Nano schrieb:
> Taz G. schrieb:
>> Bei ICs oder Modulen
>> mit hunderten Pins markiere ich die Datenbusse/Signale farblich (siehe
>> Anhang).
>
> Gefällt mir. Solange man es nicht drucken muss sorgt das für
> Übersichtlichkeit.

Viele Farben machen es genauso unübersichtlich.

Sebastian W. schrieb:
> Sorry, falsche Version. H

So, ich hab mal auf die Schnelle dein Schematic editiert. Mir sind dabei 
einige schaltungstechnische Seltsamkeiten aufgefallen, die solltest du 
nochmal überprüfen.

Ansonsten gibt es ein paar Dinge zu sagen:
1. deine Railnamen stimmen nicht mit den Railtexten überein, z.B. VCCIO 
als +9Volt.. oder so ähnlich. Ich hab da an einigen Stellen Labels 
gesetzt, damit dir das auffällt.

2. Richte dir als ALT-Raster 0.01inch ein. Damit kannst du deine 
Bauteiltexte (Namen und Wert) nach Smash ordentlich so zurechtrücken, 
daß der Stromlaufplan leserlich wird.

3. Verwende das GND Symbol häufiger, das macht es übersichtlicher.

4. Nimm für Beschriftungen lieber einen etwas kleineren Schriftgrad. Das 
hilft auch zum Beschriften von Netzen an Schaltkreisen, denn dann kannst 
du den Schriftzug 0.01inch höher setzten als die Netzlinie, damit dieser 
nicht bis in die Linie reicht.

5. Setze GND und VCC und andere Rails lieber immer senkrecht und nicht 
quer. Bei vernünftiger Anordnung der Symbole geht das auch problemlos.

6. Wenn es nicht völlig klar ist, was von einem IC-Pin als Netz so 
abgeht, dann setze dort lieber ein Label auf das Netz, das erspart einem 
beim Lesen  das Suchen.

Also schau per Eagle drauf, ich hab grad keinen Ausdruck gemacht.

W.S.

HildeK schrieb:
> Oft wäre es schon toll, wenn man im Schaltplan auch die Symbole
> editieren könnte: neue Pinreihenfolge, andere Pinabstände, durch
> Selektieren einiger Pins automatisch ein Subsymbol erstellen usw. So was
> würde ich mir wünschen ...

So etwas muß man beim Erstellen der Symbole für ein Bauteil erledigen. 
Wenn das gut durchdacht ist, dann erübrigt sich das von dir gewünschte 
Editieren.

Leider werden sehr viele Symbole völlig gedankenlos zusammengezimmert. 
Ich denke da an hochpolige µC, die wie ein fetter, rechteckiger und 
riesiger Igel gemacht wurde und dann sinnlos das ganze Zeichnungsblatt 
zukleistern, ohne daß man da noch die eigentliche Schaltung zeichnen 
könnte.

Aber auch andere Dummheiten passieren, wie z.B. sowas wie Reset als 
oberstes Pin, wo jeder weiß, daß da ein Hochzieher drankommt. Oder 
Versorgungspins so angeordnet, daß man da nicht mehr mit Abblock-C's 
dran kommt und so weiter.

Noch schlimmer: Symbole wie IC gezeichnet. Im Schaltplan des TO sind da 
einige so symbolisierte IC drin. Ich hab's jetzt doch noch in ein PDF 
gedruckt.

W.S.

Naja, das ist schon unsinnig wie VCC und AVCC am Controller gezeichnet 
worden sind.

Und obendrein sind da immer noch zu viele Knicke in Leitungen.

W.S. schrieb:
> So etwas muß man beim Erstellen der Symbole für ein Bauteil erledigen.
> Wenn das gut durchdacht ist, dann erübrigt sich das von dir gewünschte
> Editieren.

Nein, leider nicht. Wie ich schon schrieb, sollten die Symbole je nach 
Projekt anders aufgeteilt sein. Es müsste also individuell gehen. 
Besonders bei FPGAs ist das dringend notwendig, da ist in jedem Projekt 
der selbe Typ völlig anders beschaltet. Und wie kann niemand sagen, 
bevor die Zuordnung der Signale zu den Pins erfolgt ist. Also schon gar 
nicht von einer Person, die nur Bauelementsymbole zeichnet. Der soll 
ruhig einen großen Block zeichnen; ich teile den dann schon auf und kann 
bestenfalls sogar noch die Namen an die vom VHDL-Designer anpassen. Die 
Pinnummern bleiben, man braucht noch einen Knopf, der zwischen dem 
orignalen Pinnamen und meinem modifizierten Namen umschalten lässt. Wäre 
alles machbar ...

> Leider werden sehr viele Symbole völlig gedankenlos zusammengezimmert.
> Ich denke da an hochpolige µC, die wie ein fetter, rechteckiger und
> riesiger Igel gemacht wurde und dann sinnlos das ganze Zeichnungsblatt
> zukleistern, ohne daß man da noch die eigentliche Schaltung zeichnen
> könnte.
Genau deshalb. Und gerade bei hochpoligen ICs in unterschiedlichsten 
Anwendungen kann es kein einzelnes ideales Symbol geben. Von vorne 
herein aufteilen könnte man da nur die Versorgungspins und ggf. noch ein 
paar dezidierte andere.

> Ich hab's jetzt doch noch in ein PDF gedruckt.
Den hast du leider funktional verändert, wobei ich nicht sagen kann, was 
richtig ist: die Blockkondensatoren an den Treibern gehen in deiner 
Version auf GND, beim TO jedoch an den mit dem 2.2Ω angehobenen GND, von 
ihm in der letzten Version als HGND bezeichnet.

HildeK schrieb:
> Den hast du leider funktional verändert, wobei ich nicht sagen kann, was
> richtig ist

@ W.S. (Gast)
Nach Datenblatt ist wohl deine Variante die Richtige.
Der Messwiderstand darf nur an xISEN angeschlossen sein, der Rest muss 
auf das 'richtige' GND. Dann fehlt aber auch noch der Anschluss von 
BISEN von IC2 und das bereits schon in seinem Original.

Bauform B. schrieb:
> Bitteschön!

Ja, der Plan ist sehr gut! Bei kleineren Bausteinen muss man nicht 
unbedingt das Symbol teilen, aber die Pinanordnung sinnvoll anordnen.
Wirklich ein schönes Beispiel! So sahen meine Symbole oder Teilsymbole 
von größeren ICs früher auch aus - als ich noch aktiv war :-).

Falk B. schrieb:
> Das ist meine VErsion und auch meine Rede . . .

Sorry! Ehre, wem Ehre gebührt!
In diesem Thread hatte ich mehr aufs Zeichnen geachtet, weniger auf die 
Korrektheit der Beschaltung.

Hier folgen:

https://www.olimex.com/Products/Duino/STM32/OLIMEXINO-STM32F3/open-source-hardware

Hier folgen:

https://www.olimex.com/Products/Duino/STM32/OLIMEXINO-STM32F3/open-source-hardware

Dann rechte Seite Hardware, das pdf Dokument

Messknecht schrieb:
> Dann rechte Seite Hardware, das pdf Dokument

Was willst du uns mit dem Beispiel sagen? Soll es deiner Ansicht nach 
ein positives oder negatives Beispiel sein?

Dieser Plan ist für mich ein negatives Beispiel!
- nicht besser, als die mit reinen Namensverbindungen. Ein Bus, der fast 
alles Signale des STM enthält, ist genau so ein unbrauchbares Suchbild.
- alles mit Gewalt auf eine (zu kleine) Seite gequetscht
- teilweise BE mit Toleranzangabe und Bauform
- Texte z.T. überlappend
- Grafikbild, so dass eine Textsuche nach z.B. Netznamen nicht möglich 
ist. Aber leider bieten nicht alle CAE-Softwaren eine PDF-Ausgabe mit 
durchsuchbarem Text.

Wenigstens sind die Pins des STM32 nicht nach Pinnummern angeordnet, 
aber das bringt auch nicht viel, weil die Nutzung der Ports sehr 
gemischt ist.

Vergleiche den ersten Plan mit diesem hier gezeigten.

Dann kann man die Unterschiede sehen, wenn man denn will!

Wann sind denn die bisher nicht definierten Kriterien für das 'richtige' 
Zeichnen eines Schaltplanes hinreichend erfüllt? Ist es vielleicht der 
tageszeitlich abhängige Geschmack des Betrachters oder ist es gar die 
funktionierende Platine nach Bestückung, Rauch- und Funktionstest?

Ansonsten kann man sich ja hier, so wie bereits geschehen endlos mit 
Vorschlägen und Gegenvorschlägen über den Tag retten...

Karl D. schrieb:
> Wann sind denn die bisher nicht definierten Kriterien für das
> 'richtige'
> Zeichnen eines Schaltplanes hinreichend erfüllt? Ist es vielleicht der
> tageszeitlich abhängige Geschmack des Betrachters oder ist es gar die
> funktionierende Platine nach Bestückung, Rauch- und Funktionstest?
>
> Ansonsten kann man sich ja hier, so wie bereits geschehen endlos mit
> Vorschlägen und Gegenvorschlägen über den Tag retten...

Nö, Drucke beide Pläne aus und lege die nebeneinander auf den Tisch.

Dann...

Messknecht schrieb:
> Dann kann man die Unterschiede sehen, wenn man denn will!

Sie sind beide gleich schlecht. Mit dem Bus, der praktisch alle Signal 
enthält, bin ich keinen Schritt weiter für ein funktionales Verständnis.

Vergleiche mal den letzten Plan von Falk B. mit deinem verlinkten, dann 
siehst du den Unterschied: klare Struktur, auf den ersten Blick zu 
sehen, was wohin geht, wenn auch der Steckverbinder JP1 noch 
Verbesserungspotential enthält (sinnvollere Anordnung der Steckerpins 
bzw. deren Aufteilung in Einzelpins).

Messknecht schrieb:
>
> Nö, Drucke beide Pläne aus und lege die nebeneinander auf den Tisch.
>

Das würde ich nicht tun, denn das wäre in meinen Augen brotlose Kunst... 
Am Ende möchte ich doch nur, dass der von mir gezeichnete Schaltplan die 
Funktion auf der Platine erfüllt. Und einen Schönheitswettbewerb 'Wer 
zeichnet Deutschlands schönsten Stromlaufplan?' gibt es meines Wissens 
noch nicht. Oder habe ich etwas falsch verstanden?

Karl D. schrieb:
> Am Ende möchte ich doch nur, dass der von mir gezeichnete Schaltplan die
> Funktion auf der Platine erfüllt. Und einen Schönheitswettbewerb 'Wer
> zeichnet Deutschlands schönsten Stromlaufplan?' gibt es meines Wissens
> noch nicht. Oder habe ich etwas falsch verstanden?

Es geht nicht um einen Schönheitswettbewerb, sondern darum, die Funktion 
der Schaltung so deutlich wie möglich zu zeigen. Die Funktion kann jeder 
noch so schlecht gezeichnete Plan erfüllen, schließlich sagt er dem 
Layoutprogramm nur, wie die einzelnen Teile verbunden werden sollen.

Stell dir einen unbedarften Dritten vor, der deinen Plan lesen muss und 
evtl. Fehler finden soll. Oder ihn erweitern muss. Die Chance, dabei 
erfolgreich zu sein, ist bei einem lesbaren Plan wesentlich größer.

Oder: du bekommst den ersten Prototypen zur Inbetriebnahme auf den 
Tisch, der zunächst nicht geht. Jetzt musst du Fehler suchen. Wieviel 
einfacher ist es, wenn ganz klar und ohne Sucherei zu erkennen ist, was 
wohin geht.

Oder: ein Problem taucht erst nach einem halben Jahr auf. Du hast längst 
vergessen, was du dir damals im Detail überlegt hast und verbringst nur 
selber viel Suche nach den Verbindungen. Oder du bist ein Genie.

Es geht nicht um Schönheit, sondern um Übersichtlichkeit.

hi Sebastian,

ich finde der Schaltplan ist schon nicht schlecht. Eines fällt mir 
allerdings noch auf. die Leiterbahnverläufe verwirren teils das Auge und 
können dazu führen, dass man falsch zuordnet. Das ist etwas anstrengend 
und fehleranfällig beim Lesen, weil der Blick manchmal versehentlich von 
Verbindung zu Verbindung "hüpft".

Ich habe dir die betreffende Stelle mal herausgesucht.

Allerdings ist das hier auch Geschmacksfrage. Das sieht vermutlich jeder 
anders.

viel Erfolg weiterhin!

Ist das der letzte Stand?

Das die Anschlüsse der Bauteile so nicht gezeichnet werde sollen wurde 
ja schon angemerkt!

Messknecht schrieb:
> Ist das der letzte Stand?

Der hat sogar noch Fehler! An einem Bus müssen auf beiden Seiten die 
Netznamen auftauchen!
Auch mit deinem Bild 5.png hast du recht, nichts auszusetzen hätte ich 
an 4.png und 6.png. Bei den gekreuzten Leitungen in 1.png und 2.png: 
irgendwo muss man kreuzen ...

Richtig und weitgehend gut gezeichnet ist der Plan von Falk B. 
https://www.mikrocontroller.net/attachment/493781/Schaltplan_2.pdf
Bis auf ein paar Kleinigkeiten: die Anschlüsse am ISP-Stecker und die 
I2C-Anschlüsse an IC6 kann man mit weniger Überkreuzungen zeichnen. Die 
Übersicht ist aber trotzdem vorhanden.

HildeK schrieb:
nichts auszusetzen hätte ich
> ...6.png.

Ich schon, da:

-> Strom fliesst von oben(VCC) nach unten(Vss/Gnd).
-> Daten fliessen von links nach rechts

Im Netzteil fließt der Strom von links nach rechts!

Ergo, das PS vertikal zeichnen...

oben hohe Spannung, ...

Es gibt eine DIN Norm dafür.

HildeK schrieb:
...
>
> Richtig und weitgehend gut gezeichnet ist der Plan von Falk B.
> https://www.mikrocontroller.net/attachment/493781/Schaltplan_2.pdf


Nein, nochmals!!!

Markus H. schrieb:
>>Im Netzteil fließt der Strom von links nach rechts!
> Eine Regel der Regel wegen zu erfüllen geht immer schief.
> In einem Netzteil ist der Stromfluss(Strom-/Spannungswandlung) die
> Funktion.
>
>>Es gibt eine DIN Norm dafür.
> Wenn sich die Welt daran halten würde dann gut, aber es gibt leider auch
> eine CNIN, USAIN, JIN ...

Was dich nicht hindert es richtig zu machen.

Messknecht schrieb:
> Ich schon, da:
>
> -> Strom fliesst von oben(VCC) nach unten(Vss/Gnd).
Und? Er darf auch von links nach rechts oder umgekehrt fließen. Das ist 
kein Dogma. Generell: oben soll man VCC und unten GND einzeichnen. 
Dazwischen sind die aktiven und passiven Elemente. Und da fließt er von 
oben nach unten!

> -> Daten fliessen von links nach rechts
Ja, für den groben Datenfluss ist das sinnvoll. Wie immer müssen 
Ausnahmen möglich sein, so wie bei dem Steuersignal des FET.
Wie willst du das z.B. bei einem Programmierstecker machen? MISO einzeln 
ganz rechts und MOSI, SCK und RESET links? Oder, wie zeichnest du dann 
einen bidirektionalen Datenbus?
Sinnvoll und verständlich anordnen ist das Ziel!

> Im Netzteil fließt der Strom von links nach rechts!
Ist auch richtig so. Dort ist das 'Signal' ja auch die Spannung, die 
durch Regler bearbeitet wird. Der Ausschnitt 6.png ist perfekt 
gezeichnet.

In anderem Zusammenhang sollte der Strom sogar von rechts nach links 
fließen: bei einem Audioverstärker mit Vorverstärker als Beispiel. Die 
Endstufe ist üblicherweise rechts angeordnet, der VV links. Und die 
Versorgung sollte man tunlichst auf der Leistungsseite einspeisen. Das 
kann der Schaltplan bereits ausdrücken.

Markus H. schrieb:
> Netznamen werden für alle 3 Benutzer passend gewählt:
> Prefix ist der Portname, Mittelteil ist die uC Funktion ,Suffix ist die
> Zielfunktion Bsp.:
> PA1_SPI1-MOSI_TFT9341
> Ergebnis: kein Nachverfolgen von Netzlinien im Schaltplan
Der Name wäre mir zu komplex. Da gibt es dann viele anderen, die sich 
nur durch ein oder zwei Zeichen unterscheiden. Gefährlich!
Ich hätte nur MOSI1 genommen und die Leitung so gezeichnet, dass man 
schnell sieht, wo sie herkommt und wo sie hin geht.
MOSI ist glücklicherweise ein sehr sinnvoller Name, anders als bei 
UART-Signalen RxD und TxD, die zwischen Quelle und Ziel eine Kreuzung 
erfordern. Die sollte man dann auch auffällig einzeichnen!

> Label oder Busse können hilfreich sein, ersetzen sinnvolle Netznamen
> aber nicht.
Netznamen sind notwendig, wenn du Busse verwendest. Sprechende Netznamen 
sind auch fürs Layout immer hilfreich.
In Plänen wie den oben gezeigten sind sie auch hilfreich, vor allem, 
wenn der Schaltplaneditor diese in ein durchsuchbares PDF exportieren 
kann. Gerade bei Eagle ist das so und man sollte ggf. auch den Netznamen 
am Ziel nochmals einblenden.
Andere Darstellungsarten, wie ich sie oben schon erwähnt habe, könnten 
komplett auf Netznamen verzichten. Wenn die (Teil-)Symbole der ICs so 
aufgeteilt sind, dass für die Netze nur noch gerade Striche übrig 
bleiben, braucht man den Netznamen nicht. Aber im Layout wirst du ihn 
vermissen.
Beispiel: Adress- und Datenleitungen zwischen einem Prozessor und dem 
Speicher ...

Noch zum Thema Label oder Linie. Ich bevorzuge eindeutig wenige Linien 
und dafür mehr Label. Ich empfinde das viel angenehmer. Aber jedes 
Gehirn verarbeitet visuelle Daten etwas unterschiedlich.

Es ist bei vielen Signalen einfacher im PDF STRG+F zu drücken und dann 
das Signal durch das PFG zu verfolgen. Schaltpläne drucke ich fast nie 
auf Papier aus. Daher ergeben sich einfach andere Möglichkeiten digital 
mit dem Schaltplan zu interagieren.

PFG = PDF

Kurze Antwort, gib die Stichworte in eine beliebige Suchmaschine ein und 
Du wirst fündig.

Und die Beschriftungen alle schön in Normschrift!

Hallo Sebastian,

was mich von Anfang an gestört hat: Ein absolutes "no go" ist für mich 
das Verdrahten innerhalb des Bauteils.
So geschehen beim Steckverbinder JP1. Das hat sich zwar im Laufe der 
Forumsbeiträge verbessert, ist aber trotzdem noch an den Pins 11-12 bzw. 
13-14 vorhanden. Natürlich bietet sich das bei gegenüberliegenden Pins 
an, ist aber meiner bescheidenen Meinung nach ein schlechter Stil und 
behindert eine gute Lesbarkeit des Schaltplans. Deshalb: Zunächst alle 
Pins nach außen verdrahten und auch außerhalb des Bauteils verbinden. 
Keine Verdrahtungslinien im bzw. durch Bauteile ziehen!

Ein extrem schlecht gezeichneter Plan befindet sich hier:

Beitrag "Review Eierlegende Wollmilchsau"

Hi,
also ich muss sagen ich konnte deinen 1. Plan lesen. Etwas unhandlich 
waren "durchgestrichene" Bauteilbezeichnungen, aber das hat sich ja 
schnell gebessert.  Es sind einige Zeichnungen unterwegs welche die 
Sache so verschlechtern das der Überblick leidet. Ich mag auch Busse, 
aber dann müssen an beiden Enden die selben Pinnamen(Labels) stehen 
sonst sucht man sich im wirklichen Leben einen Wolf.
Alles andere ist Geschmackssache und DIN ist oft Wunschdenken von 
Sesselfurzern
Behalte deinen jetzigen Stiel, der ist nicht schlecht.

Viel Erfolg, Uwe

Thema verfehlt. Es ging nicht darum ob „Du“ den Plan lesen kannst. Das 
können wohl einige hier.