Ich würde gerne über mehrere Boards eine Clock über SMA Coaxialverbinder verteilen (Maximal 50MHz). Ich möchte dazu 50 Ohm Impedanz haben. Diese Soll auf der Empfängerplatine dann auch angeschlossen werden. Der FPGA kann natürlich keine 50 Ohm treiben daher dachte ich an einen BC123 oder ähnliches, welcher vom Ausgang des FPGA getrieben wird und ein 50 Ohm Widerstand an Drain gegen die Versorgung. Wie würde sich das auf den Jitter auswirken und auf ein Skew wenn ich das kaskadiert betreibe? Jitteranforderung ist ca. 1ns.
Hmm, hört sich komisch an, deine Idee. Wenn es EIN zentraler Clock ist, dann schicke den doch über vernünftige Clockdriver raus, und zwar zu jedem Ausgang eben separaten Treiberausgang DESSELBEN Treiberbauteils. Für läppische 50 MHz reicht dazu ggf. sogar sowas wie 74AC541 etc. Quatsch mit 50 Ohm. Und mit BC123, das ist der Bruder zum AC122. Von welchen Leitungslängen reden wir denn eigentlich? Auf identische Länge der SMA Verbindungsleitungen achten. SMB ist preiswerter, tut's hier auch. Gruss
Warum sollte der FPGA keine 50 Ohm treiben können? Ist auch wohl mehr ein Kapazitätsthema, oder? 10(c)m-Leitung? Wievievle Eingänge sind das?
Info schrieb: > Warum sollte der FPGA keine 50 Ohm treiben können? Ist auch wohl > mehr ein Kapazitätsthema, oder? 10(c)m-Leitung? > Wievievle Eingänge sind das? Jetzt überleg doch mal: 50Ohm bei 3.3V (?) sind zu viel Strom für den FPGA pin Treiber. SMA deutet darauf hin, dass Kabellängen auch mal mehr als 10cm sind. Eher so Meter.
Angehängte Dateien:
-
DCI.PNG
27 KB
> Ich möchte dazu 50 Ohm Impedanz haben. Diese > Soll auf der Empfängerplatine dann auch angeschlossen werden. Der FPGA > kann natürlich keine 50 Ohm treiben Ich hab den Eindruck hier wird Impedanz für die Anpassung/Terminierung mit dem Treiben von Ohmschen Lasten verwechselt. Manche FPGA's, eher die modernen und hochpreisigen, haben verschiedenste Optionen bzgl Impedanz, terminierung unter den Pin-Optionen. Vielleicht passt auch das Thema DCI - digital controlled impedance zu deinem Thema. XAPP863 https://www.xilinx.com/support/documentation/application_notes/xapp863.pdf Beispiel aus dieser Appnote im Anhang > Wie würde sich das auf den > Jitter auswirken und auf ein Skew wenn ich das kaskadiert betreibe? Testboard beschaffen und ausmessen. Oder mit nen Simuprogramm. In der Open genannten Xapp scheint es auch Aussagen zum jitter (eye-diagram) zu geben.
Gustav G. schrieb: > einen BC123 oder ähnliches, Such dir nen dedizierten line-driver statt einen General Purpose Bipolartransistor dessen transition frequency nicht 'viel Spielraum' lässt. Vielleicht das da: https://www.analog.com/media/en/technical-documentation/data-sheets/ADA4311-1.pdf
Gustav G. schrieb: > daher dachte ich an einen BC123 >... und ein 50 Ohm Widerstand an Drain gegen die > Versorgung. Mal davon abgesehen, dass dein BC irgendwas keinen Drain hat: dir ist schon irgendwie klar, dass das mit 50 Ohm Impedanz nur gilt, wenn der Transistor ausgeschaltet ist? Mein Tipp: such dir irgendein FPGA-Evalboard mit solchen Ausgängen und lass dich von dessen Schaltplan inspirieren.
Spartan 3 kann nur leider keine 50 Ohm treiben. Habe mich jetzt für die ADA4311 Lösung entschieden. Der Ausgangsimpedanz Verlauf ist zwar auch nicht optimal aber für den Frequenzbereich noch passabel.
Fpgakuechle K. schrieb: > Ich hab den Eindruck hier wird Impedanz für die Anpassung/Terminierung > mit dem Treiben von Ohmschen Lasten verwechselt. Das dachte ich auch direkt. Wenn ich mir dein Post ansehe, erkenne ich direkt die 30 Ohm Ausgänge, die die FPGA-Treiber oft haben. (Daher kommen die 20). Was ich gerne wüste, sind die drei farbigen Pfeile: Input-Terminierungen?
Info schrieb: > Fpgakuechle K. schrieb: > >> Ich hab den Eindruck hier wird Impedanz für die Anpassung/Terminierung >> mit dem Treiben von Ohmschen Lasten verwechselt. > > Das dachte ich auch direkt. Wenn ich mir dein Post ansehe, erkenne ich > direkt die 30 Ohm Ausgänge, die die FPGA-Treiber oft haben. (Daher > kommen die 20). Was ich gerne wüste, sind die drei farbigen Pfeile: > Input-Terminierungen? Eine Quelle hat einen realen Innenwiderstand. Der muss auch real terminiert werden. Wenn man jetzt 100MHz sagt kann auch 1Hz gemeint sein und dann ist das DC.
Info schrieb: > Was ich gerne wüste, sind die drei farbigen Pfeile: > Input-Terminierungen? Die Farben der Pfeile beziehen sich auf die Farben der Augendiagramme aus einer Hyperlynxsimulation an dieser Stelle. Wird so in der verlinkten Appnote aus der auch, der Screenshoot stammt. In der Appnote werden die Auswirkungen der Terminierungsoptionen bei Xilinx 5 bezüglich des Anschlusses von DDR2 Speicher erötert. https://eda.sw.siemens.com/en-US/pcb/hyperlynx/
Holger W. schrieb: > er kann sich das unbezahlbare hyperlynx leisten? Jede Firma, die mit schnellen Busverbindungen baut.
Weltbester FPGA-Pongo schrieb im Beitrag #6886606: > Holger W. schrieb: > >> er kann sich das unbezahlbare hyperlynx leisten? > > Jede Firma, die mit schnellen Busverbindungen baut. Das halte ich für blödsinn.
Gustav G. schrieb: > Spartan 3 kann nur leider keine 50 Ohm treiben. Jedes S3- board mit VGA-Ausgang beweist dir das Gegenteil. https://digilent.com/reference/spartan-3/spartan-3 -> schematic seite 7 OK, bei VGA sind es 75 Ohm impedanz, aber selbst bei einem mehrwertigen Farbsignal reicht ein simples R2R Netzwerk zur Anpassung aus und lange Koax-leitungen zeigen bessere Ergebnisse als kurze ungeschirmte Leitungen: https://www.eevblog.com/forum/beginners/impedance-matching-on-custom-vga-dac/ https://xess.com/blog/a-simple-vga-interface-for-the-xula-fpga-board/index.html Und wenn es tatsächlich um eine Signalleitung in eine Richtung geht, wäre IMHO 75 Ohm die bessere Wahl gegenüber 50 ohm. Die Bezeichnung clock Verteilung weist daraufhin, das das Signal nur in eine Richtung betrieben wird und nicht wechselnd in beide Richtungen wie bei dem obigen Speicher Datenbus Beispiel. Also prinzipiell kann man die direkte Verteilung eines 50 - 100 MHz Signals aus einem FPGA-Port über ein 1-3 m langes Kabel nicht ausschliessen, die Frage ist eben, wieviel Strom der Empfänger über die Leitung entnimmt und nach welchem Signalstandard übertragen wird. LVDS über twisted pair läuft im Bereich von mehreren hundert MHz, wobei allerdings ein S3 tatsächlich kein LVDS mitbringt, das müsste es tatsächlich schon ein LVDS Treibe oder serieálizer sein (wurde oft für TFT-Displays verwendet). Aber eine reine Taktverteilung, sprich ein Board mit Oszillator und andere ohne ist mir diesbezüglich noch nicht untergekommen, wohl wegen dem skew über die langen Kabel. Da speendiert man jedem Board einen Oszillator und synchronisiert auf geeignete Weise (bspw. Sende-Taktrückgewinnung über PLL/DCM). Auch dazu gibt es etablierte Standardverfahren. Beitrag "Taktrückgewinnung aus BMC-Daten-Signal"
Ich sehe nicht wo der spartan 3 direkt 50 ohm kann. Ich sehe da externe Widerstände also redest du Unfug.
Holger W. schrieb: > Ich sehe nicht wo der spartan 3 direkt 50 ohm kann. Ich sehe da externe > Widerstände also redest du Unfug. Und Schluß ... such dir nen anderen um Zeit zu stellen. Oder kehr zum Legokasten zurück.
Fpgakuechle K. schrieb: > Holger W. schrieb: > >> Ich sehe nicht wo der spartan 3 direkt 50 ohm kann. Ich sehe da externe >> Widerstände also redest du Unfug. > > Und Schluß ... such dir nen anderen um Zeit zu stellen. Oder kehr zum > Legokasten zurück. Du sollst mir das sagen. Wo hat der spartan 3 50 ohm Ausgänge?
Fpgakuechle K. schrieb: > Holger W. schrieb: > >> Du sollst mir das sagen. > > Nope, mit dir ist nicht zu reden. Over and Out. Du hast null verstanden. 50 ohm am spartan 3 gibt es nicht und kommt nur durch externe Beschaltung over and out.
Fpgakuechle K. schrieb: > Und wenn es tatsächlich um eine Signalleitung in eine Richtung geht, > wäre IMHO 75 Ohm die bessere Wahl gegenüber 50 ohm. Jep, daher wird unter anderem bei SDI auch auf 75 Ohm verwendet. Da sind je nach Standard 100+ m Kabellaenge drin.
Tobias B. schrieb: > Fpgakuechle K. schrieb: >> Und wenn es tatsächlich um eine Signalleitung in eine Richtung geht, >> wäre IMHO 75 Ohm die bessere Wahl gegenüber 50 ohm. > > Jep, daher wird unter anderem bei SDI auch auf 75 Ohm verwendet. Da sind > je nach Standard 100+ m Kabellaenge drin. Trotzdem kann man das mit dem Spartan 3 nicht treiben, denn im DC Fall sind die Ausgangstreiber zu stark belastet.
Fpgakuechle K. schrieb: > Also prinzipiell kann man die direkte Verteilung eines 50 - 100 MHz > Signals aus einem FPGA-Port über ein 1-3 m langes Kabel nicht > ausschliessen, die Frage ist eben, wieviel Strom der Empfänger über die > Leitung entnimmt und nach welchem Signalstandard übertragen wird. LVDS > über twisted pair läuft im Bereich von mehreren hundert MHz, wobei > allerdings ein S3 tatsächlich kein LVDS mitbringt, das müsste es > tatsächlich schon ein LVDS Treibe oder serieálizer sein (wurde oft für > TFT-Displays verwendet). Spartan 3 bringt LVDS.
Ich würde die Herren gerne auf folgendes Forum verweisen, wo sich Fachspezialisten im Bereich FPGA tummeln: Beitrag "LVDS mit Spartan 3"
Weltbester FPGA-Pongo schrieb im Beitrag #6888017: > Ich würde die Herren gerne auf folgendes Forum verweisen, wo sich > Fachspezialisten im Bereich FPGA tummeln: > Beitrag "LVDS mit Spartan 3" Resultat: der Spartan 3 kann LVDS. Ich will hier nur Falschbehauptungen korrigieren.
Holger W. schrieb: >> Beitrag "LVDS mit Spartan 3" > > Resultat: der Spartan 3 kann LVDS. Greift zu kurz, weil da steht: "Ich kann Dir aus eigener Erfahrung aber davon abzuraten die LVDS-Option des FPGAs zu nutzen, benutze lieber 'normale'-IOs und schalte dahinter LVDS-Treiber." > Ich will hier nur Falschbehauptungen > korrigieren. Erfahrung sticht selbstgerechten Korrekturversuch.
Fahrpraxis für Sonntagsfahrer! schrieb: > Holger W. schrieb: > >>> Beitrag "LVDS mit Spartan 3" >> >> Resultat: der Spartan 3 kann LVDS. > > Greift zu kurz, weil da steht: > "Ich kann Dir aus eigener Erfahrung aber davon abzuraten die LVDS-Option > des FPGAs zu nutzen, benutze lieber 'normale'-IOs und schalte dahinter > LVDS-Treiber." > >> Ich will hier nur Falschbehauptungen >> korrigieren. > > Erfahrung sticht selbstgerechten Korrekturversuch. Dann setz dich hin, halt sich fest und lies das Manual. Spartan 3 hat LVDS. Ende der Durchsage.
Holger W. schrieb: >> Erfahrung sticht selbstgerechten Korrekturversuch. > > Dann setz dich hin, halt sich fest und lies das Manual. Spartan 3 hat > LVDS. Ende der Durchsage. Ja und klar und morgen deklamierst mit schneidender Kommandostimme aus der Literatur, das kein Computer-User mehr als 640kbyte Arbeitsspeicher braucht... Das ist hier ein Forum zum Erfahrungsaustausch von Elektronik-Praktikern und nicht Sparring für Profilisierungsgeile Bücherwürmer. Wenn Du keine eigene Erfahrungswerte beizusteuern hast, dann schreib halt hier nicht mit, sondern überprüfst erstmal Behauptungen im eigenen Labor.
Fahrpraxis für Sonntagsfahrer! schrieb: > Holger W. schrieb: >>> Erfahrung sticht selbstgerechten Korrekturversuch. >> >> Dann setz dich hin, halt sich fest und lies das Manual. Spartan 3 hat >> LVDS. Ende der Durchsage. > > Ja und klar und morgen deklamierst mit schneidender Kommandostimme aus > der Literatur, das kein Computer-User mehr als 640kbyte Arbeitsspeicher > braucht... > > Das ist hier ein Forum zum Erfahrungsaustausch von Elektronik-Praktikern > und nicht Sparring für Profilisierungsgeile Bücherwürmer. > Wenn Du keine eigene Erfahrungswerte beizusteuern hast, dann schreib > halt hier nicht mit, sondern überprüfst erstmal Behauptungen im eigenen > Labor. Ich sagte doch, dass ich bereits LVDS am Spartan 3 eingesetzt habe also durchaus Praxis habe.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.