Hallo, ist es möglich SMD-Pads Reflow zu löten bei denen VIAs integriert sind. Oder läuft da die Lötpaste beim Schmelzen auf die andere Seite rüber? Anbei noch ein Bild des ECADs. (Bohrloch = 0,3mm; Pad = 1,8mm x 0,5mm) Danke schon mal!
Angehängte Dateien:
-
Loeten.JPG
140 KB
Es wird Lot ins das Via laufen, ob es auch komplett durchläuft hängt von einigen Faktoren ab. Auf jeden fall wird Lot an der Lötstelle fehlen. Für solche Anwendungsfälle nimmt man Plugged Vias
Chris L. schrieb: > Für solche Anwendungsfälle nimmt man Plugged Vias In dem Fall sogar eher plugged & capped (Type VII), dann ist das Loch komplett mit Kupfer abgedeckt und lässt sich löten, als sei es nicht da
Hallo, Via schrieb: > Bohrloch = 0,3mm; Pad = 1,8mm x 0,5mm Hersteller die das können, also 0.1mm Reststeg, sollten auch eine 0.2mm Bohrung hinbekommen. Das alleine entschärft die Problematik erheblich. Als weitere Massnahme empfiehlt sich das Via an eines der beiden Enden des Pads zu verlegen. Hierfür bräuchte man die Info um was für ein Bauteil es sich handelt, z.B. QFN oder TQFP? Ansonsten einfach mal nachrechnen wieviel Lötzinn theoretisch in der Bohrung verschwinden kann. Dafür braucht es aber die Angaben zu LP Dicke sowie der Stärke des Pastendruckes. Es ist erstaunlich wie wenig Lötzinn in so ein Via in Relation zum Pad hineinpasst. Und um hier möglichen Geistergeschichten vorzubeugen: Lötzinn tropft nicht ab oder verschwindet irgendwo im Nirgendwo, da hält die Adhäsion gegen. Gruß
Ja kann man so machen. Besser noch das Via an eines der Enden legen und die Bohrung so klein wie eben möglich machen.
Bürovorsteher schrieb: > Irre ich mich jetzt oder sind die Pads im 1-mm-Raster? Sollten laut DB 0.8mm sein. Mit dem Lineal am Bildschirm gemessen komme ich auf 0.69mm Raster, allerdings ohne jede Gewähr:)
:
Bearbeitet durch User
Michael K. schrieb: > Es ist erstaunlich wie wenig Lötzinn in so ein Via in Relation zum Pad > hineinpasst. > > Und um hier möglichen Geistergeschichten vorzubeugen: Lötzinn tropft > nicht ab oder verschwindet irgendwo im Nirgendwo, da hält die Adhäsion > gegen. Das Zinn bleibt aber nicht in der Hülse des Via, sondern baut sich auch gern als Kugel auf der anderen Seite auf.
Karsten B. schrieb: > Das Zinn bleibt aber nicht in der Hülse des Via, sondern baut sich auch > gern als Kugel auf der anderen Seite auf. Aber auch dann reicht es noch. Via in Pad ohne Extras wie plugged & capped hängt stark vom Ratio Pad / Pastenauftrag / Bohrloch ab. Meine Empfehlung wäre sich an das DB von microchip zu halten. Dort steht als maximum Pad 0.55x1.6mm. Dort dann auf die Kante die ins Chipinnere zeigt die Vias mit 0.2mm setzen. Die Pastenschablone nach Möglichkeit nicht unter 120um setzen. Ansonsten sollte man auch noch eine geeignete Fine Pitch Paste verwenden. Damit wird bereits beim Pastendruck das Via zumindest teilverfüllt. Unterm Strich halte ich das hier für unkritisch.
:
Bearbeitet durch User
> Sollten laut DB 0.8mm sein.
Hätte ich auch selbst sehen können - der Typ steht ja da.
Also ist das ganze eine eher grob strukturierte Lp. Also Leiterzüge nur
0,2 breit und dann bleibt genug Platz für das Via auch außerhalb der
Pads.
Michael K. schrieb: > Aber auch dann reicht es noch. > Via in Pad ohne Extras wie plugged & capped hängt stark vom Ratio Pad / > Pastenauftrag / Bohrloch ab. Das stimmt natürlich. Deine Aussage klang mir nur zu allgemein gehalten :) Bei den riesigen Pads ist der Verlust von Lötzinn vernachlässigbar.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.