EmbDev.net

Forum: FPGA, VHDL & Verilog 128k*16 bit fifo (RAM)bei System Generetor ,Matlab crash


von Ye X. (ye_x)


Attached files:

Rate this post
useful
not useful
Hallo Zusammen,

Ich arbeite mit Simulink (System Generator),um FPGA zu entwickeln.

Jetzt  brauche ich eine 128k*16 bit Fifo oder RAM,ich habe mit VHDL 
geschrieben,in Black BOX verwende. Bei simulation geht es,aber wenn ich 
es mit system Generator kompliere,matlab stürtzt immer ab.(crash,keine 
Meldung).Aber wenn ich dieser 128k fifo mit der Verbindung zwei 64k fifo 
Block aus System Generator verwende,geht es .Aber es hat schlecht synch.
deshalb brauche ich meine 128k Blackbox Fifo zufunktionieren.



Könnten Sie mir helfen,den Grund zu finden?


Vielen Dank

von PittyJ (Guest)


Rate this post
useful
not useful
c1 und c2 einfach mal initialisieren?

Eine vernünftige Einrückung könnte die Lesbarkeit erhöhen.

128000 als Konstante definieren, dann braucht man nicht immer mehrere 
Stellen ändern.

Please log in before posting. Registration is free and takes only a minute.
Existing account
Do you have a Google/GoogleMail account? No registration required!
Log in with Google account
No account? Register here.