EmbDev.net

Forum: FPGA, VHDL & Verilog 128k*16 bit fifo (RAM)bei System Generetor ,Matlab crash


Author: Ye X. (ye_x)
Posted on:
Attached files:

Rate this post
0 useful
not useful
Hallo Zusammen,

Ich arbeite mit Simulink (System Generator),um FPGA zu entwickeln.

Jetzt  brauche ich eine 128k*16 bit Fifo oder RAM,ich habe mit VHDL 
geschrieben,in Black BOX verwende. Bei simulation geht es,aber wenn ich 
es mit system Generator kompliere,matlab stürtzt immer ab.(crash,keine 
Meldung).Aber wenn ich dieser 128k fifo mit der Verbindung zwei 64k fifo 
Block aus System Generator verwende,geht es .Aber es hat schlecht synch.
deshalb brauche ich meine 128k Blackbox Fifo zufunktionieren.



Könnten Sie mir helfen,den Grund zu finden?


Vielen Dank

Author: PittyJ (Guest)
Posted on:

Rate this post
0 useful
not useful
c1 und c2 einfach mal initialisieren?

Eine vernünftige Einrückung könnte die Lesbarkeit erhöhen.

128000 als Konstante definieren, dann braucht man nicht immer mehrere 
Stellen ändern.

Reply

Entering an e-mail address is optional. If you want to receive reply notifications by e-mail, please log in.

Rules — please read before posting

  • Post long source code as attachment, not in the text
  • Posting advertisements is forbidden.

Formatting options

  • [c]C code[/c]
  • [avrasm]AVR assembler code[/avrasm]
  • [vhdl]VHDL code[/vhdl]
  • [code]code in other languages, ASCII drawings[/code]
  • [math]formula (LaTeX syntax)[/math]




Bild automatisch verkleinern, falls nötig
Note: the original post is older than 6 months. Please don't ask any new questions in this thread, but start a new one.